# (57) Abstract

A system and method to eliminate the critical path in a processor-based system by sending a signal to transition the memory and I/O control unit to the read/write state before instruction decode completes up to the end. The decode stage of the operation code of the instructions, if it is made clear that the step of reading and writing in which the memory or I/O device must be accessed should be executed, the processor immediately sends a read/write request to the memory control unit and the I/O control unit before decoding the remaining part of the instruction. Once the remaining part of the instruction has been decoded, if it has been decided that the storage place that is accessed is in either the memory or the I/O device, cancellation processing occurs. In this cancellation processing, if the storage place that is accessed is within the memory, the I/O unit transitions from the read/write state to the idle state. However, if the access destination is the I/O device, the memory control unit transitions from the read/write state to the idle state.

# (19)日本国特許庁(JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号

特表平7-505242

第6部門第3区分

(43)公表日 平成7年(1995)6月8日

(51) Int,Cl,*		識別記号	<b>•</b>	庁内整理番号	FI
G06F	9/38	350	Z	9193-5B	
	9/34	350	Α	9189-5B	
	12/00	560	С	9366-5B	


# 審查請求 未請求 予備審查請求 有 (全 10 頁)

(21)出願番号	特願平5-515523	(71)出願人	セイコーエプソン株式会社
(86) (22)出願日	平成5年(1993)3月2日		東京都新宿区西新宿2丁目4番1号
(85)翻訳文提出日	平成6年(1994)9月2日	(72)発明者	ミヤヤマ ヨシユキ
(86)国際出願番号	PCT/JP93/00259		アメリカ合衆国 95050 カリフォルニア
(87)国際公開番号	WO93/18451		州 サンタ クララ, ランチョ マクコー
(87)国際公開日	平成5年(1993)9月16日		ミック ブルバード 2171
(31)優先権主張番号	846, 231	(72)発明者	タン チェン・ロン
(32)優先日	1992年3月6日		アメリカ合衆国 95131 カリフォルニア
(33)優先権主張国	米国 (US)		州 サン ホゼ, リビシ ウェイ 1915
(81)指定国	J P	(74)代理人	弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 メモリ制御ユニット並びに入出力制御ユニットの動作におけるクリティカル・パスの削除

# (57)【要約】

命令のデコードが最後まで完了してしまう前に、メモ リやI/O制御ユニットを読み出し/書き込み状態に遷 移するために信号を送ることによって、プロセッサ・ベ ースのシステムにおいてクリティカル・パスを削除する ためのシステム並びに方法。命令の演算コードのデコー ド段階が、メモリまたは1/0デバイスがアクセスされ なければならない読み出し書き込みのステップが実行さ れるべきであることを明らかにすれば、プロセッサは、 命令の残りの部分をデコードする前に、直ちに読み出し 書き込み要求をメモリ制御ユニット及びI/O制御ユニ ットに送る。一旦命令の残りの部分がデコードされ、ア クセスする記憶場所がメモリまたはI/Oデバイスのど ちらかにあることが決定されれば、取消し処理が起きる。 この取消し処理において、アクセスする記憶場所がメモ リ内ならば、I/Oユニットは読み出し書き込み状態か らアイドル状態に遷移する。しかしながら、アクセスの 宛先がI/Oデバイスなら、メモリ制御ユニットは読み 出し書き込み状態からアイドル状態に遷移する。



#### 臍束の範囲

- 1. 扱み出し/むき込み動作中にプロセッサ・ペースのシステムにおいてクリティカル・パスを削減する方法で、前記システムがメモリ制御ユニット(MCU)、入出力制御ユニット(IOU)、並びに命令集合をそれぞれ1個ずつ備え、前記方法が、
- (4) 命令集合から命令の第1の部分をデコードする ステップと、
- (b) 前記の命令が読み出しと書き込みのうちの少なくとも1つを命じているか否かを決定するステップと、
- (c) ステップ(b)で限み出しや哲き込みを命じていることが確定されれば、読み出し/哲き込み状態に入るために要求もMCUとIOUの両方に送るステップと、
- (d) 駅み出し/書き込み動作によってアクセスきれるべきアドレスを決定するために命令の残りの部分をデコードするステップと、
- (c) アクセス対象のアドレスをデコードするステップで、それは、そのアクセスの対象がメモリか1/0デバイスかを確定するためにMCUか10Uの少なくともどちらか一方によって実行されるデコーディングであること、さらに、
- (t) アクセス対象のアドレスをデコードするステップで、 それが前記の少なくとも2個以上の資源のうちのどれがアクセスされるべきかを決定するために少なくとも1個以上の資源によって実行されるデコーディングである
- (『) 博記のデコードするステップ(c)による結果に 基づいて要求の残りの部分を取り消すステップと、

から成り立つことを特徴とする方法。

こと、さらに、

- 5. 前記ステップ(c)及び(d)が並列で実行されることを特徴とする請求項4記録の方法。
- 6. 解記のステップ(c)における要求が同時に送られることを特徴とする請求項4記載の方法。
- 7. 資源へのアクセス動作中にプロセッサ・ペース のシステムにおいてクリティカル・バスを開減するため のシステムで、前記システムが多数の資源並びに1個の命 令集合を輸え、さらに
- (4) 命令集合から命令の第1の語分をデコードするための手段と、
- (b) 前記の命令がアクセス動作を命じているか否かを決定するための手及と、
- (c) ステップ(b)で投資へのアクセスが求められていることが確定すれば、アクセス状態に入るために少な

(f) 府記のデコードするステップ(e)による結果に 基づいてMCUやIOUに対する前配の要求の一つを取り消 すステップと、

から成り立つことを特徴とする方法。

- 2. 前記ステップ(c)及び(d)が並列で実行されることを特徴とする請求項!記録の方法。
- 3. 前記ステップ(c)における要求が同時に送られることを特徴とする請求項1記憶の方法。
- 4. 資源へのアクセス動作中にプロセッサ・ベースのシステムにおいてクリティカル・バスを削減する方法で、前記システムが多数の資源並びに1個の命令集合を備え、前記方法が、
- (a) 命令集合から命令の部1の部分をデコードするステップと、
- (b) 前記命令がアクセス動作を命じているか否かを 決定するステップと、
- (c) ステップ(b)で資源へのアクセスが求められていることが確定すれば、アクセス状型に入るために少なくとも1個以上の資源に要求を送るステップと、
- (d) アクセスされるべきアドレスを決定するために 命令の残りの部分をデコードするステップと、

くとも2個の資源に嬰求を迫る手段と、

- (d) アクセス対象のアドレスを決定するために命令の残りの部分をデコードする手段と、
- (c) アクセス対象のアドレスをデコードする手段で、 それはデコーディングが肯記の少なくとも2個の資源のう ちのどれがアクセスされるべきか決定するために少なく とも1個以上の資源によって実行されるデコーディングで あること、さらに、
- (「) 前配のデコードするステップ(c)による結果に基づいて要求の残りの部分を取り消すための手段と、

から成り立つことを特徴とするシステム。

8. 決定の前記手段が、前記命令が読み出し及び書 き込み動作の少なくともどちらか1つを命じているかどう かを決定する手段であり、

送るための前記手段が、ステップ(b)において読み出しや書き込みが求められていることが確定すれば、読み出し/書き込み状態に入るためにMCUとIOUの胃がに要求を送る手段であり、

命令の残りの部分をデコードするための前記手段が、 読み出しや香き込み動作によってアクセスされるべきア ドレスを決定するために、命令の残りの部分をデコード するための手段であり、 アドレスをデコードするための自記手段がアクセス 対象のアドレスをデコードするための手段であり、 せれ はアクセスの対象がメモリか1/0デパイスかを決定するた めにMCUまたは10Uか少なくともどちらか一方によって 実行されるデコーディングであること、さらに、

取消しの前記手段がアドレスをデコードするための前記手段による結果に基づいてMCUとIOUへの前記要求の1つを取り消すための手段であることを特徴とする請求項5記載のシステム。

#### 明 和 書

#### 発明の名称

メモリ制御ユニット主びに入出力制御ユニットの 動作におけるクリティカル・パスの削除 (Elimination of the Critical Path in Memory Control Unit and Input/Output Control Unit Operations)

#### 発明の背景

### 1. 産業上の利用分野

本発明は一般的にはマイクロプロセッサ・ベースのシステムの分野に関し、より具体的には、少なくとも2つ以上のサブシステムに読み出し/客を込み(READ/WRITE)要求を同時に送り、引き続いて不要を要求を取り補すためのシステム並びに方法に関する。

#### 2. 関選技術

ステムである。従来のマイクロプロセッサ・ペースのシステムの中には、性能を上げるためにパイプライン方式として知られる方法を使うものがある。パイプライン処理では、命令実行の様々なステップ(例えば、フェッチ、デコード、及び実行)はパイプライン・ステージと呼ばれる独立した単位によって実行される。そのステップは、プロセッサが一度に少なくとも2つ以上の命令を処理できるように、様々なステージで並列で実行される。

パイプラインのスループットは、どの位の頻度で1つの命令がパイプラインから出る(exit)かによって決定される。パイプライン・ステージは相互につながっているから、会てのスナージが同時に進行するように準備されていなければならない。しかしながら、現実には、フェッチ、デコード、実行のステージの中には他に比べて時間が掛かるものもある。そのために、其の並列性が実行されているとは言えない。『サイクル時間に割り当てられる 及短時間は最長ステップを実行するのに掛かる時間で実行することもできる。いずれの場合でも、システムの効率は 世費是ステップによってもげられてしまう。

パイプライン方式の詳和については、Hennessy他 着の「Computer Architecture a Quantitative Approach」( Morgan Kaulmann 出版社、1990)を参照のこと。

ソース・プログラムの動作中、IPUは主記値もしくは1/0空間のデータにアクセスすることが必要になる。係

して、IPUは、プロセッサのキイクル時間が独十ナノ秒の、マイクロプロセッサ・ベースのシスナムで最も速い要素である。その一方、主記憶やI/Oアパイスのサイクル時間は数百ナノ秒である。従って、マイクロプロセッサの性能を削限する要因の一つはメモリ・アクセスの選度ということになる。

従来のシステムにおいては、命合デコードの初期の 段階から、プロセッサはI/Oまたはメモリへのアクセスが 起きるかどうかわかっている。しかしながら、命令が残 らず最後まで完全にデコードされるまで、アクセス対象 が主記憶なのかかそれとも1/0なのかシステムは決定でき ない。従来のシステムでは、ほみ出し/書き込み状態に 退移するためのコマンドをメモリ制御ユニット(MCU)ま たはI/O制御ユニット(IOU)に送る前に、OPCODE(彼 #コード 及びレジスタ・アドレス部分を含む命令会体 をデコードする。ヨい炎えれば、従来のシステムはこう した処理を選次に実行し、命令の完全なデコードのステッ プと、MCUまたは10Vを読み出し/書き込み状態に遷移 するスチップは「クリティカル・パス」上にある。その 結果、従来のシステムは、メモリやI/Oデバイスに実際に アクセスするという時間のかかるステップに入る前に、 命令を最後までデコードし終わるのを待って負責な時間 を浪費しているのである。

典型的なクロッキング動作において、システム・クロックにはスレーブ状態として知られる状態がある。

MCUやIOUなどのスレープ・デバイスが、銃み出し/者 き込みなどの助作を実行するためにパスへのアクセスが 許可されるのは、このスレーブ状態の間だけである。従っ て、クロックのサイクル時間は、アクセス対象のデバイ スが今度のスレープ・サイクルに同に合うように読み出 し/書き込み状態に入れるように、クリティカル・パス 上の全ての処理が実行されるのに十分な長さでなければ ならない。クリティカル・パス上の処理が全てその時間 内では実行しきれないようにクロックのサイクル時間が 短輪されていれば、読み出し/書き込み動作は今度のス レープ・サイクルに同に合わず、その次のスレープ・サ イクルまできらに1クロック期間待たなければならない。 従って、必要なのは、アクセス対象の実際のアドレスが アコードされるのを符たずに、OPCODEがアコードされ 次体プロセッサが直ちにメモリに対し競み出しまたは書 き込みの要求を出せるようにするシステム並びに方法で ある。こうすることによって、飲み出し/書き込み要求 もクリティカル・パスからパラレル・パスに移すことに よってクリティカル・パスの長さが短縮される。この方 法で、 システムのクロック・レートが連まり、メモリ及 び1/0サプシステムの実効レイテンシが短縮される。

発先のアコードでメモリがアクセス対象であったことが 明らかになると、IOUはアイドル状態に戻る。一方、冠 先のアコードでI/Oアバイスがアクセス対象であったこと が明らかになれば、MCUはアイドル状態に戻る。

#### 発明の無要

本発明はプロセッサ・ベースのシステムにおけるクリティカル・パスを削除するためのシステム並びに方法を提供する6のである。本発明に基づく技法においては、命令の演算コードがデコードされ、その演算コードがシステム・メモリまたは1/Oデパイスにアクセスを命じる動作を呼び出すと、説み出し・書き込み要求が直ちにプロセッサ・ベースのシステムのメモリ制御ユニットMCUと人出力制御ユニットIOUの西方に送られる。プロセッサが命令の残りの部分をデコードする前にこの説み出し・書き込み要求は送られるため、現在のクロックが終わる前にMCUとIOUがアイドル状態から設み出し・書き込み状態に選移することが可能になる。

この技法によって、サイクル時間は、プロセッサが 現在の命令をデコードするのにかかる合計時間のみに仰 えられるようになる。さらに時間を追加することなく現 在のクロック・サイクル時間内で、MCU並びに10Uは競 み出し、書き込み状態に選移できる。それは何故ならば、 MCUと10Uは既にその状態に入っているからである。

命令が最後まで残らずデコードされ、メモリ・アクセスまたはI/Oアクセス用のアドレスが計算され、さらにMCUまたはIOUの宛先がデコードされたら、取消し処理が起きる。取消し処理では、MCUまたはIOUのいずれかが読み出し、書き込み状態からアイドル状態に戻される。

## 図面の簡単な説明

本発明については後の特許請求の範囲で具体的に説明されている。今までに述べたさらにそれ以外の本発明の優れた点については、活付の関節と共に以下に記述する説明を参照することによってより理解が深まるであるう。

第1図は本景明に基づくシステム・アーキテクチャ 100の鉄略プロック図である。

第2回はシステムのメモリ・マップである。

第3A図は典型的な命令フォーマットを図解したものである。

第3B図は、2個のレジスタに対する1つの演算の結果 を使って1つのアドレスが計算される典型的な命令フォーマットを図解したものである。

第4図はクリティカル・パス上の全ての演算を含む従来のシステムの状態動作の流れを姿す図である。

第5回は本発明の技法に基づく例を示す状態図である。 第6回は本発明によるIOUの取消し手続きのためのタイミング図である。

第7図は本発明の技法を示す状趣図である。

#### 発明の詳細な説明

#### 强块.

第1図は本発明が適用できるアーキテクチャを代表する、マイクロプロセッサのアーキテクチャ100の高レベル図を示したものである。第1図において、本発明の好適な実施例に基づいて、100と指定されたマイクロプロセッサ・システムのアーキテクチャが提示されている。システム・アーキテクチャ100は、内部プロセッサ・ユニット(IPU)105、メモリリ御ユニット(MCU)120、1/0制御ユニット(IOU)130、主記憶150、及び外部1/0デバイス160から成る。

主配修150は、好適な実施例においては、32ビット 幅のメモリ・パス140によってMCU120に接続されている。同様に、1/0デパイス160は、好速な実施例においては、32ビット幅の外部1/0パス135によって10U130に接続されている。

MCU120はIPU105と主記憶150回の読み出し書き込み動作を制御する国路である。本発明に基づく舒通な実施例におけるMCU120は、スイッチ・ネットワーク121及びポート122とから広っている。本明網書に記載の例においてはポート122は1個だけしか示されていないが、本発明に基づく舒適な実施例は複数のポート122を備えている。

はまた、IPU105とポート132の更求を調整する手段としても使われる。ポート132(単型または複数) は、I/Oデバイス160にデータを送り、且つそこからデータを受け取る役目を果たす。

野2図はシステム・メモリの組成を示したものである。 好遇な実施例において、メモリ構成は2項域に分割されて いる。1/Oパス領域210とメモリ・パス領域220がある。 この編成の結果、システムは主記録150と1/Oデバイス 160の両方に対する改み出し書き込み動作を要求するこ とができるようになる。読み出しまたは費き込みの動作 を含む命令は各々、システムのメモリ・マップ200上に 写像可能なアドレスを含むことになる。

本発明に基づく好通な実施例において、命令処理は1 ステージのパイプラインに分割されている。その3ステージとは、フェッチ、デコード、東びに変行である。最初、命令は1PU105によってメモリからフェッチされる。その次に、命令は指示された機能(例えば、加貫、減算、格納)を確定するためにデコードされる。3番目且つ最後に、そのデコードされた命令はその機能の通りに実行される。

命令をコード化している時、レジスタ数及びアドレス指定モード数は共に命令サイズに大きな影響を及ぼす。 これはアドレス指定モードのフィールドとレジスタ・フィールドが1つの命令の中で何度も現われることがあるから である。事実、ほとんどの命令が、演算コードの指定よ スイッチ・ネットワーク121はMCU120とIPU105 間の通信インタフェースを可能にする。スイッチ・ネットワーク121はまた、ポート122の要求を開整する手段としても使われる。ポート122(単数または複数) は、主記憶150にデータを送り、且つそこからデータを受け取る役目を果たす。

スイッチ・ネットワーク121の機関は、1PU105及び10U130からの様々な命令並びにデータ要求を受け取ることである。1PU105及び10U130はメモリ要求者と呼ばれることがある。要求を受け取り調整した後に、要求は対応するメモリ・ポート122に渡される。対応するポート122の決定は命令アドレスの解釈によってなされる。ポート122(単数または複数) は次に必要なタイミング信号を生成し、外部メモリ150のアドレス指定された部分にデータを送るか、またはそこからデータを受け取るかする。

10U130はIPU105と1/0デバイス160間の既み出し書き込み動作を制御する回路である。本発明に基づく好速な実施例における10U130は、スイッチ・ネットワーク131及びボート132とから成っている。本明細書に記載の例においてはボート132は1個だけしか示されていないが、本発明に基づく好選な実施例は複数のボート132を備えている。MPUの場合と同様に、10U130のスイッチ・ネットワーク131は10U130と1PU105間の通信インタフェースを可能にする。スイッチ・ネットワーク131

りもアドレス担定モードやレジスタ・フィールドのコード化に余計にピットをとられている。このように、アドレス指定モードとレジスタ・フィールドが命令ピットの大きな割合を占めるため、それらのコード化はいかに簡単に命令のデコードを実現できるかに大きく影響してくる。

命令は幾つかのセクションに分割されることが多い。 第3A図は命令の一例とその構成要素を示すものである。 第3A図において、命令JOOはOPCODE3IOを含んでいる。 OPCODE3IOは、一旦デコードされれば、どのオペレーションを実行すべきかプロセッサに伝える。オペレーションにはADD(加算)、COMPARE(比較)、CLEAR(クリア)などの算術演算、BRANCH(分映)やJUMP(雅 び 略 し ) な ど の 関 御 助 作 、 RETURN FROM INTERRUPT(例り込みからの戻り)などのシステム動作、並びにMOVE(移動)やPUSH(ブッシュ)などのデータ 転送動作などがある。

レジスタヤメモリさらにI/Oデバイスのそれぞれのアドレスは、必要に応じて、プロセッサにどの配準場所に対してオペレーションを行なうべきか伝えるために、命令の中に包含されている。これらは記憶場所320、330で命令にコード化される。例えば、OPCODE310がADDの演算を行なうようにプロセッサに命令すれば、プロセッサは、加算対象の値を含むアドレスを決定するために、記憶場所320と330を見に行きそこに入っている情報を

**デコードする (直接アドレス指定の場合)。** 

命令300の実際のフォーマットはシステム・アーキテクチャによって異なる。どうすれば本発明に基づく技法が他の命令フォーマットに適用できるかは当業者には明らかになるであろう。

第3B図はもう少し複雑なアーキテクチャ用の合命フォーマットを示したものである。第3B図におけるOPCODE310は、第3A図に示したフォーマットにおいて UU明したのと同じオペレーションを行なうように、プロセッサに命令することができる。しかしながら、ここでは、アドレスの到着が異なる。このフォーマットですることができる。このフォーマットでする に、アドレスは2つのアドレスをデコードし 液算する このアドレスを計算する ために、プロセッサはRindex340とRbase350をデコー 協計さる。実際のアドレスを決定するためにこれらの記してが行なわれる(この場合、プログラはおける値に対し演算が行なわれる(この場合、プログラはあける間である。2番目のアドレスを計算する必要がある場合、配像場所Raddress360における値がデコード

パイプラインの命令デコード部分は幾つかの段階に 分解される。命令のせれぞれ異なった部分、即ち、 OPCODE310、Rindex340、Rbase350、Raddress360は 様々な関隔でデコードすることができる。従って、プロ セッサは、命令の残りの部分に先行してOPCODE310を

第4回は従来のシステムに関する上記のロード/格納のシナリオに基づくタイミング国党びに状態図を示すものである。下記の動作時間は例として記載するものである。勿論、他のマシンでは命令処理との関連で演算時間は異なってくる。第4回において、第1クロック期間TOTIで、ロード/格納命令がフェフナされる。第2クロック期間TOTIで、ロード/格納命令がフェフナされる。第2クロック期間TOTIで、ロードと称称令がアェフナされる。即ちOPCODE310がデコードされ、その後Raddress360、Rindex340及びRbase350はT3のクロック・フェーズでデコードされる。この処理はおよそ8ナノ秒かかり、ブロック410で示されている。この処理はおよそ8ナノ秒かかり、ブロック410で示されている。この処理が完了すると、アドレス計算が行われる。この計算に要する時間はブロッ

先にデコードすることができる。一旦命令のOPCODE310部分がデコードされれば、プロセッサは命令がとんな動作を命じてくるかわかる。

従って、何えば、命令は加算または比較であるとア コードされたOPCODE310がIPU105に伝えれば、プロ セッサは演算対象の値に他の記憶場所からアクセスしな ければならないことを知る。拼 1 図と第3B図において、 従来のシステム用の典型的なシナりまについて説明して いる。命令はフェッチされ、OPCODE310がデコードさ れる。OPCODE310がプロセッサにロード/格納動作を 事行するように命分すれば、IPU105は格納対象の儀の ある記憶特所を確定するためにRaddress360をデコード する。1PU105は次にRindex340とRbzse350をデコー ドする。一旦がコードされれば、Rindex340と Rbase350はデータの及終アドレスを計算するために加 其器に送られる。その次に、この最終アドレスはデコー ドされるためMCU120または10U130に送られる。アコ ードされたら、MCU120または10U130のいずれか説み 出し/書き込みを実行すべき方か、読み出し/音き込み 状態に遷移される。しかしながら、こうした処理を全て 退次に実行し、しかも今度のスレーブ・クロック・フェ ーズに肌に合うようにそれに対応するユニットを読み出 し書き込み状態に遷移させるには、現在のクロック・フェ ーズ内では特別的に十分とはいかない場合がある。スレ ープ・クロック・フェーズはその期間中読み出し書き込

ク420に示すように7ナノ砂である。アドレス計算実行後に、アドレスはMCU120もしくは10U130によってデコードされなければならない。プロック430で示した、このデコーディングは4から5ナノ砂かかる。従って、命令のデコーディングにかかる時間は合計で20ナノ砂である。

アドレスがプロック 430で デコードされた後、 MCU120または10U130のいずれか対応する制御ユニッ トは、次のスレーブ状態ょり前に読み出し/昔き込み状 態に入っていなければならない。第4図において、T4、 T6、T8などはスレープ妖態、即ち、メモリや1/Oの読み 出し/書き込みが起きる唯一の状態である。命令とアド レスのデコーディング動作がその前のT3でクロック時間 の20ナノ砂を消費し、且つ我々は今度のスレーブ・フェ - ズT4で読み出し/杏き込みが起きるようにしたいため、 クロック・フェーズの時間は20ナノ秒よりも長くなけれ ばならない。20ナノ秒を越えてさらに要する時間は MCU120または10Ul30の対応する制御ユニットが説み 出し/書き込み状態に避移するのにかかる時間である。 そのフェーズの瞬間が足りなければ、MCU120または 1011130はT4のクロック・フェーズに叫に合うように改 み出し/書き込み状態に入ることができず、クリティカ ル・パスが存在し、さらにシステムは親み出し/書き込 み動作を実行するためにT6のクロック・フェーズになる まで待たなければならない。しかるに、従来のシステム の欠陥は、命令アコード動作及びメモりまたは1/0デバイ

スの読み出し/書き込み状態への選びが遅次起こり、且の高速クロック・レートではクリナイカル・パスを形成のすることである。その結果、クロック・サイクル時間の増加(クロック・レートの低下)を招いたり、その問題み出し/書き込み動作を延期しなければならない「時間の無駄使い」のクロック期間に陥ることになる。この後の結果は、命令はさらに1クロック・サイクルはたないと、即ち次のパイプラインまで、実行完了しないということである。

### 発男.

本発明では、アドレス・デコード動作に先行してMCU110と10U130を扱み出し/音き込み状態に選移することによって、このクリティカル・バスの欠陥を削除する。含い機えれば、アイドル状態から脱み出し/書き込み状態への選移のステップがクリティカル・バスから取り除かれるということである。第5回は本処明に基づく動作を図解したテイミング及び状態の固である。第3日並びに5回において、デコードされたOPCODE310がメモリまたは1/0アバイスに対するほみ出し/書き込み動作が起きなければならないことを示していれば、IPU105の飲み出し/書き込み要求520はOPCODE310のデコード後直ちにMCU120並びに10U130に並列で送られる。IPU105は他のレジスナがデコードされるまで待つこと

音を込み状態530Aに、10U130を摂み出し/書き込み状態530Bにする。戻み出し/音き込み状態530は共にT4のスレーブ・クロック・フェーズ中の舌用に関に合うように医に発生している。

成み出し書き込み要求と同時期に、命令の残りの思 分が、対応するアドレスを確定するためにデコードされ る。Rindex340並びにRbase350のデコーティングはブ ロック512に示す通りである。アクセス対象のアドレス の計算、即ちRindex340のRbase350への加算はプロッ ク514で示す通りである。

制御ユニットMCU120またはIOU130の一方が既み出し/容も込み動作を実行し、他方はしない。プロックS50に示すように、アドレス・デコードが起きるまでどちらかどちらなのか不明である。アドレス・デコードが発生しさえずれば、IOUの取消し信号560が生成され、従って決み出し/含ま込み動作を行っていないユニットを取り消す。このユニットはアイドル状態540に戻る。

第5因に示した例において、アクセス対象のアドレスは、たまたまメモリ内に存在している。従って、そのアドレスがデコードされると、1/0アパイスはアクセスされるべきでないことが分かる。次に取消し信号560が生成され、10U130はアイドル状態540Bに戻る。MCU120は扱み出しノ智を込み状態530Aのままで、メモリ・アクセスが発生する。

舒道な実施例において、MCU120はIPU105によっ

はしない。この方法では、命令の残りの部分がデコードされている間に、MCU120及びIQU130はT3のクロック時間中にアイドル状態540から難し、課み出し/書き込み状態に入る。従って、課み出し/書き込み状態に運移する強作は遅水ではなくなるから、システムはT6のフェーズ分生まで得たされることがなくなる、即ち、クリティカル・パスがなくなる。今や、MCU120及びIQU130は、スレーブのクロック・フェーズT4発生より前に読み出し/書き込み状態530に入っている。

この既念は、従来のシステムについて先に説明したのと同じタイミングの数字を使って妻すことができる。例えば、レジスタのデコーディング、アドレス計算さらにアドレスのデコーディングに要する時間が20ナノ砂以下ならば、選改20ナノ砂のクロックを使うシステムではクリティカル・パスは存在しない。それは何故ならば、IOU130及びMCU120はT4の発生以前に既に挟み出し人書き込み状態に入っているからである。

宛先がデコードされ、MCU120と10U130のどちらが必要なのかが分かれば、10Uの取消し信号560が生成され、従って不要のは脚ユニットをアイドル状態に戻す。

再び第3B並びに5図において、OPCODE310のデコードは、プロック510で示すように、T2、T3のタロック 期間の初期に発生する。このデコードが完了し次知直ち に、IPUの既み出し/香き込み要求520がMCU120と IOU130に送られる。要求520はMCU120を読み出し/

て計算されたアドレスをデコードする。アドレスがデコードされ、アドレスがメモリ150と1/0160のどちらに見てられているかが判明すれば、MCU120は自分の説み出し/書き込み要求を取り制しアイドル状態540Aに戻るか、もしくは取得し信号を10U130に送るかのいずれかを行なう。 このアドレス・デコードは MCU120また は10U130のいずれか、成いはその両方によって実行されることがあるということは当業者には明確であろう。

本発明に基づく技法のタイミング図は第6図に示す面りである。 第6図に おいて、 IPU\_REQ借号 520はMCU120及びIOU130の両方に落られる。MCU120は設可信号610Aに応答し、 IOU130は認可信号610Bに応答する。MCU120と10U130は共に、MCU\_STATE620A及びIOU\_STATE620Bが示すように、 減み出し/書き込み状態にある。一旦アドレスがデコードされれば、MCU120またはIOU130のいずれか不要のエニットを取り削すために、MCU/10U\_CANCEL信号が生成される。第6図はIOU130が不要で、 従ってIOU\_STATE620Bがアイドル状態に戻るケースを示したものである。

第7回はMCU120と10U130の状態を示すものである。第7及び2回において、取消し論理プロックを生成するために使われる状態マシンが示されている。取消し論理はMCU120にも10U130にもある。T1でIPU105からの読み出し/智を込み要求信号を受信すると、その2つの状態マシンは阿時に動作を開始する。要求の現先(即ち、

現在デコード進行中の命令に示されるメモリ内のアドレス)のアコード後、その動作を取り消すために、MCU120または10U130のいずれかが、Tzでスイッチ1256しくはスイッチ135からそれぞれ取消し信号を生成する。要求が取り消されれば、取り消された制御ユニットはアイドル状態に戻る。要求が取り消されなければ、制御ユニットは対応するメモリの記憶場所にアクセスし始める。

取得し信号は命令の第31番目のピットを検査することによってトリガされる。そのピットがピロであれば要求は主記性に対するもので、そのピットが1ならその要求は1/0デバイスに対するものである。第2図に示すように、アドレスが0000\_0000と03FF\_FFFFの間にあれば、そのアドレスはメモリにアクセスする。しかしながら、アドレスがFF80\_FFFFとFFFFの間にあれば、1/0にアクセスする。好適な実施例において、他の領域は会て予約されている。本発明において他に多数のメモリ・マップが使用できるということが当業者には明確であるう。

再び第2団において、野遊な実施倒で、MCU120がアドレスをデコードすると、そのアドレスが予約領域230の1ケ所に宛てられているかどうかも判定される。予約領域230の1ケ所に宛てられていれば、10U130及びMCU120に対する読み出し/哲き込みは兆に取り削される。


## 枯陰


従って、本発明はシステムのクロック・レートを速めることができる技法を投貨するものである。OPCODEがデコードされ、読み出しもしくは書き込みの動作が呼び出されることを示していれば、直ちに競み出し/書き込み状態に退移するようにメモリ及び!/Oユニットに命令を送ることによってクロック・レートは連められ、かくしてクリティカル・パスから状態退移時間が取り除かれる。


本発明について好遊な実施例を挙げて具体的に説明 をしてきたか、本発明の精神並びに適用範囲から外れる ことなく形状及び詳細において様々な変更が可能である ことが当業者には理解されることであろう。

例を挙げれば、本発明に基づく技法は本明知書に記録のMCUやIOU以外の贅源デバイスを使ってシステムで実行することが可能であり、且つ本発明による技法は多数の贅瀬デバイスを包含するシステムに拡張することができる。


この発明を気行する際には、トレードオブがある。
MCU120及びIOU130の片方が扱み出し/書き込みモードになるように要求される時でも、MCU120及びIOU130は共に、読み出し/書き込みモードになる消費電力が増加する。高速クロック・レートにすることによってシステムの性能を上げれば、ほとんどのアプリケーションでこの消費電力の増加は相数される。









第4図





**-9** -



遊祭講圣保告 PC7/JP \$3/00239 L. CLASSIFICATION OF EXERCIT HATTER H was described upto goods upto the service of the control o Int.C1. 5 GD6F9/38; G06F13/42 R PHILDI SZAROSED Alberta bramanana barrea<sup>a</sup> Ossabadha barrea 606F Int.C1. 5 Description & request forms that or property because the first forms and Descriptions are instructed in the Feder forms forms and EP.A.O 184 320 (MEASURES CORF.)
11 June 1986
\* abstract; page 7, lines 13-22; page 8, line 8 - page 20, line 16 \* 4,6,7 1-3,5,8 COMPUTER DESIGN.
rel. 21, hell, Juapary 1992, LITTLETON,
MASSACHUSETTS US
pages 155 - 166
J.P.ALTHETHER 'Setter processor
performance vis globel manory'
see the whole document 1,4,7 US,A,4 701 841 (GOODRICH ET AL.) 20 October 1987 see the whole document 1,4,7,8 per or membrand the prophile of these per properties the properties of the period of t The state of the control of the cont And a second of the same boom, proofs, and the same of the same boom, and the same and the same of the same boom, and the same and the same of the same boom, and the same and the same of the same boom, and the same boom, and the same and the same of the same boom, and the same boom boom, and the same boom boom, Cate at Marking of the between the transport 11 MAY 1993 VEINBERG L.F. EUBOPEAN INTENT OFFICE

B 联 调 重 集 告

JP 9300259
SA 70561

The matter limit due attitude family constant principles is all plants from constant in the attitude attitude family reserved attitude from constant in the attitude family reserved attitude from constant in the attitude family reserved attitude from constant in the attitude for the matter attitude from constant in the purpose of discovering attitude from constant in the purpose of the purpose of discovering attitude from constant in the purpose of discovering attitude f

Printed dominant which in marris report	Publication dates	Person	Politicasis		
EP-A-0184320	11-06-86	CA-A- 1238426 JP-A- 61156647 US-A- 4757439		21-06-88 20-07-86 12-07-88	
U3-A-4701841	20-10-87	None			